"차세대 D램·낸드도 하이브리드 본딩…생태계 구축 힘 실어야"

by김응열 기자
2024.10.22 06:00:02

[미래기술25]③
김형준 차세대지능형반도체사업단장 인터뷰
차세대 3D D램에도 하이브리드 본딩…400단 이상 낸드도 활용
"HBM만을 위한 패키징 아냐…범용 메모리 위해서도 개발 필수"
"반도체 제조기업과 국내 장비회사 협업해 기술 개발 서둘러야"

[이데일리 김응열 기자] 메모리 반도체는 매번 과제에 부딪힙니다. 더 좋은 성능을 구현하면서도 더 작게 만들거나 더 높이 쌓아야 하는 게 숙명입니다. 이는 반도체 기술 발전의 역사이기도 합니다. 차세대 패키징으로 하이브리드 본딩이 주목받는 건 당연한 결과입니다.

김형준 차세대지능형반도체사업단장. (사진=방인권 기자)
지금은 고대역폭메모리(HBM)에 많은 관심이 집중되고 있어, 하이브리드 본딩도 HBM과 엮여서 자주 언급됩니다. 인공지능(AI) 메모리 효과가 가장 큰 제품이 HBM이니 자연스러운 현상이긴 합니다.

다만 하이브리드 본딩은 HBM만을 위한 패키징은 아닙니다. 같은 두께를 유지하면서도 더 많은 층을 쌓을 수 있다는 기술 특징상, 초고층 낸드 구현에서도 하이브리드 본딩은 유용합니다.

현재 업계의 주류 낸드는 200단대이고, 공개된 최고층수는 321단입니다. 내년 하반기부터는 400단 경쟁을 시작할 전망입니다. 400단대 낸드부터는 하이브리드 본딩을 적용할 것으로 예상됩니다. 낸드는 데이터를 기록하는 공간인 셀을 여러 층 쌓으면서 적층하는데요. 이때 셀 구동 회로 영역인 페리페럴(페리) 위에 셀을 차곡차곡 쌓습니다. 이 과정은 웨이퍼 한 장에서 이뤄집니다. SK하이닉스는 이를 ‘페리언더셀(PUC)’이라고 부르고 삼성전자는 ‘셀온페리(COP)’라고 호칭합니다.

그러나 위로 쌓는 셀이 많아지면서 셀을 쌓는 과정에서 페리가 손상될 우려가 커졌습니다. 셀 적층시 발생하는 높은 열과 압력을 견디지 못하는 겁니다.



하이브리드 본딩을 적용하면 이러한 문제를 해결할 수 있습니다. 셀과 페리를 서로 다른 웨이퍼에서 구현한 뒤, 이 각각의 웨이퍼를 서로 붙여 초고층 낸드를 만드는 방식입니다.

차세대 3D D램에서도 하이브리드 본딩이 쓰일 것으로 보입니다. D램의 미세화 한계를 극복하기 위해 연구 중인 3D D램은 수평으로 쌓던 D램을 낸드처럼 수직 적층해보자는 아이디어에서 시작했습니다. 3D D램도 페리와 셀 웨이퍼를 따로 만든 뒤 하나로 붙이는 하이브리드 본딩이 쓰일 전망입니다.

김형준 차세대지능형반도체사업단장(서울대 명예교수)은 “하이브리드 본딩은 HBM에만 쓰이는 게 아닌, 기존에 마이크로 범프를 사용했던 메모리 반도체라면 범용적으로 적용할 수 있는 기술”이라며 “특히 D램 구조가 3D로 갈 수밖에 없는 상황에서 하이브리드 본딩 기술의 중요성이 크다”고 언급했습니다. 차세대 메모리 분야에서 삼성전자와 SK하이닉스 등 우리 기업들이 시장을 선점하려면 하이브리드 본딩 역량이 중요하다는 점을 강조한 것입니다.

우리 반도체 기업들이 하이브리드 본딩 기술을 하루빨리 확보하려면 장비업계의 기술력도 받쳐줘야 합니다. 이에 김 사업단장은 메모리 제조기업과 장비업체의 협력을 하이브리드 본딩 기술 확보의 필수 요소로 꼽았습니다. 반도체 장비회사의 제품을 테스트하는 등 협력체계를 갖추는 동시에 생태계 육성에 반도체 대기업들이 기여해야 국가적인 경쟁력 향상에도 도움이 될 것이란 설명입니다.

김 사업단장은 “대만 파운드리(반도체 위탁생산) 1위 TSMC는 후공정 기업들과 탄탄한 협력 관계를 만들어 놓았는데 이 역시 TSMC의 큰 경쟁력 중 하나”라며 “우리도 원청인 반도체 제조기업과 장비업체의 협력이 이뤄져야 경쟁력을 높일 수 있다”고 말했습니다.

김형준 차세대지능형반도체사업단장. (사진=방인권 기자)