|
젠슨 황 엔비디아 최고경영자(CEO)는 “반도체 리소그래피 기술이 물리적으로 한계에 다다른 상황”이라며 “이번 협력으로 반도체 제조 공장(팹)은 생산량을 늘리는 동시에 탄소 배출량을 줄이고 2나노 이하의 기반을 구축할 수 있다”고 밝혔다.
세계 반도체 톱클래스인 이들의 협력은 TSMC의 2나노 미터 이하 공정 개발에 기여할 것이라고 중국 시보 등 대만 언론은 전했다. 웨이저자 TSMC 창업자는 “시간이 많이 걸리는 작업을 그래픽처리장치(GPU)가 대신해 리소그래피 기술의 속도를 높이는 데 상당한 진전을 이뤘다”며 “이번 개발은 반도체의 지속적인 소형화에 중요한 기여를 한다”고 말했다고 중국시보는 전했다.
세계 최대 파운드리 업체 TSMC는 지난해 12월 3나노 공정 칩 양산을 시작했다. 삼성전자가 지난해 9월 3나노 공정 칩을 먼저 생산했지만, 수율은 현재 TSMC가 훨씬 높은 것으로 전해진다. 삼성전자가 차세대 트랜지스터 구조인 ‘게이트올어라운드(GAA)’ 공정을 채택한 것과 달리 TSMC는 현재 주류인 핀펫 구조를 활용해 칩 양산을 하고 있다. TSMC 3나노 공정은 기존 5나노 대비 속도는 10~15%, 전력 효율성은 약 35% 개선된 것으로 알려졌다.
TSMC와 삼성전자(005930)는 최첨단 반도체칩 생산을 두고 치열한 기술 전쟁을 펼치고 있다. 삼성전자는 오는 2025년 2나노 2027년 1.4나노 공정을 도입하겠다고 밝혔고, TSMC도 2025년에 2나노 공정 칩 양산을 시작할 것으로 전망된다.
