"초저전력 4나노 기술로 HBM4 성능 높였다"…'韓 엔지니어상' 영예

[이데일리 공지유 기자] 3차원 핀펫(FinFET) 기반 초저전력 반도체 공정을 개발한 삼성전자 엔지니어가 올해 대한민국 엔지니어상을 수상했다. 전력 소모를 줄이고 성능 개선을 통해 고대역폭메모리(HBM) 베이스 다이 개발 등에 기여한 성과를 인정받았다.

최정민 삼성전자 반도체 파운드리사업부 기술개발실 PL.(사진=삼성전자)

22일 업계에 따르면 삼성전자 반도체 파운드리사업부 기술개발실 최정민 PL은 4나노미터(㎚·1㎚=10억분의 1m) 초저전력 공정 기술 개발 성과를 인정받아 이번 상을 수상했다.

최근 인공지능(AI) 기술 확산으로 전력 수요가 크게 늘어나면서, 반도체 전력 소모가 핵심 화두로 떠오르고 있다. 각각의 반도체가 소비하는 전력은 전하를 저장하는 양(정전용량)에 비례하는데, 이 정전용량을 줄여야 반도체가 소모하는 전력을 줄일 수 있다.

최 PL은 반도체 칩을 구성하는 3차원 구조 트랜지스터의 높이를 낮추고, 소자 내 컨택 폭을 줄여 정전용량을 낮추는 데 집중했다. 소자 내 컨택 사이즈가 작아질수록 전하를 저장하는 양이 줄어들고, 그만큼 불필요한 전력 소모도 줄일 수 있기 때문이다.

최정민 삼성전자 반도체 파운드리사업부 기술개발실 PL.(사진=삼성전자)

이를 통해 다양한 컨택 구조의 공정 및 디자인을 최적화했고, 전력 소모는 줄이면서도 성능의 개선을 이뤄낼 수 있었다. 이렇게 개발된 기술은 여러 양산 제품에 적용됐다.

4나노 초저전력 공정 기술을 선제적으로 도입해 가상화폐 반도체 조기 양산에 성공했고, 고성능 공정 기술을 구현해 6세대 고대역폭메모리(HBM)4 베이스 다이 개발 및 양산화에도 기여했다. 최 PL은 삼성전자 뉴스룸 인터뷰를 통해 “HBM 베이스 다이는 적층된 D램을 그래픽처리장치(GPU)·AI 가속기 등과 연결해 데이터와 전원, 제어 신호 등을 효율적으로 관리하는 칩”이라며 “4나노 초저전력 고성능 기술을 통해 데이터 처리 속도를 높일 수 있었다”고 말했다.



그는 “반도체 공정은 다양한 상호작용을 얼마나 잘 이해하고 있는지가 중요하다. 반도체의 집적도가 높아지면서 서로 다른 두 개의 공정이 만나면, 5가지 이상의 상호작용이 나타날 수 있기 때문”이라고 했다. 최 PL은 “업무 노트에 5가지 이상의 예상 현상을 리스트로 적는다. 미리 예상해서 검증하는 과정을 거칠수록 업무의 능률이 높아지고, 기술에 대한 이해도 높아질 수 있었다”고 했다.

최 PL은 “AI 시대를 이끄는 핵심에는 반도체 공정 기술이 있다고 생각한다”며 “이 분야에서 일한다는 것에 큰 자부심을 느낀다”고 말했다. 그는 이어 “모든 엔지니어들이 자신감과 자부심을 가지고, 건강하고 즐겁게 회사 생활을 이어 갔으면 좋겠다”고 덧붙였다.