삼성전자, HBM5에 2나노 공정 적용…“속도 50% 이상 향상”

[이데일리 송재민 기자] 삼성전자가 차세대 고대역폭메모리(HBM)인 HBM5의 베이스다이에 게이트올어라운드(GAA) 기반 2나노 파운드리 공정을 적용한다. HBM4에서 확보한 4나노 베이스다이 양산 경험을 바탕으로 HBM5의 동작 속도와 전력 효율을 대폭 끌어올린다는 계획이다.

구자흠 삼성전자 파운드리사업부 기술개발실장(부사장)은 27일 삼성전자 반도체 뉴스룸을 통해 “HBM5는 직전 세대인 HBM4E보다 동작 속도를 50% 이상 높여야 할 것으로 예상된다”며 “HBM5 베이스다이에 GAA 구조의 2나노 공정을 적용하고 더욱 높은 집적도의 실리콘관통전극(TSV)을 구현할 예정”이라고 밝혔다.

구자흠 삼성전자 파운드리사업부 기술개발실장(부사장). (사진=삼성전자)

베이스다이는 HBM 최하단에 배치돼 그래픽처리장치(GPU)·중앙처리장치(CPU) 등 외부 프로세서와 적층된 D램 사이에서 데이터를 주고받는 로직 반도체다. HBM의 데이터 처리 속도가 빨라질수록 베이스다이의 성능과 전력 효율도 중요해진다.

특히 HBM4부터 인터페이스 수가 대폭 늘어나면서 기존 메모리 공정 대신 파운드리 선단 공정을 활용하는 방식이 본격화됐다. 삼성전자는 올해 2월 양산 출하한 HBM4와 5월 샘플을 공급한 HBM4E 12단 제품의 베이스다이에 파운드리 4나노 4세대 공정을 적용했다.

삼성전자의 4나노 공정은 제품 설계 목적에 따라 면적과 성능을 조절할 수 있도록 두 종류의 게이트 피치와 다양한 임계전압 옵션을 제공한다. HBM4E 베이스다이에는 고집적·초고성능 소자를 함께 적용해 초당 14기가비트(Gbps) 이상의 동작 속도를 구현했다. 금속 배선층을 효율적으로 배치해 전력 소모를 낮추고 방열 경로도 개선했다.

삼성전자의 7세대 고대역폭메모리 HBM4E. (사진=삼성전자)

구 부사장은 “4나노 4세대 공정은 양산 3년 차에 진입해 성능과 수율이 충분히 검증된 공정”이라며 “제품 요구 조건에 맞춰 속도와 면적을 조절할 수 있는 유연한 설계 선택지가 경쟁력”이라고 설명했다.

삼성전자는 메모리와 파운드리, 첨단 패키징을 한 회사 안에서 수행할 수 있다는 점도 강점으로 꼽았다. HBM 코어다이는 메모리사업부가, 베이스다이는 파운드리사업부가 각각 생산하고 이후 테스트앤시스템패키지(TSP) 조직이 이를 패키징한다.

설계 초기부터 각 사업 조직이 협업해 속도와 전력, 발열, 수율을 함께 최적화할 수 있어 개발 기간과 비용을 줄일 수 있다는 설명이다. 실제 HBM4 베이스다이는 전사 태스크포스(TF)를 통한 공정 최적화로 첫 번째 샘플부터 성능과 수율 목표를 충족했다. 공정 준비부터 목표 달성까지 걸린 기간은 약 3개월이다.

구자흠 삼성전자 파운드리사업부 기술개발실장(부사장). (사진=삼성전자)

삼성전자는 HBM을 발판으로 파운드리 선단 공정의 고객군도 넓힌다는 방침이다. 지난해 하반기 2나노 1세대 공정 양산을 시작한 데 이어 올해 하반기에는 수율과 성능을 개선한 2나노 2세대 공정 기반 모바일 제품을 양산할 계획이다.

모바일 중심이던 사업 구조도 인공지능·고성능컴퓨팅(AI·HPC)과 클라우드서비스사업자(CSP), 전장, 로보틱스 등으로 다변화한다. 삼성전자에 따르면 지난해 전장용 2나노 제품을 수주한 이후 복수의 AI·HPC 및 CSP 고객사로부터 수주가 이어지고 있다. 4나노 공정 역시 HBM4 베이스다이와 미국 AI 기업의 LPU 신제품 등에 적용되고 있다.

첨단 패키징과 HBM을 결합한 원스톱 솔루션도 강화한다. 데이터센터의 고속·저전력 데이터 전송 수요에 대응해 착탈식 광모듈(PO) 사업에 진입했으며, 선단 공정과 3차원 패키징을 활용한 공동 패키지 광학(CPO) 기반 기술도 개발하고 있다.

구 부사장은 “4나노 기반 HBM4 베이스다이에서 확보한 경험을 토대로 HBM5에도 2나노 공정을 선제적으로 도입할 것”이라며 “AI·HPC와 오토모티브, 로보틱스 등으로 응용처를 확대하고 고객 요구에 맞는 공정 솔루션을 제공하겠다”고 말했다.