삼성전자, '현존 최고층 290단' 9세대 V낸드 양산 본격화

[이데일리 김응열 기자] 삼성전자(005930)가 업계 최초로 290단대 1테라비트(Tb) TLC(트리플 레벨 셀) 9세대 V낸드 양산을 시작했다. 현재 시장에 출시된 낸드플래시 중 적층(셀을 쌓아올린 층) 단수가 가장 높은 제품이다. 적층 단수를 높여 저장능력을 키운 고용량·고사양 낸드로 인공지능(AI) 수요를 공략하고 메모리 리더십을 지킨다는 구상이다.

삼성전자 9세대 V낸드 제품. (사진=삼성전자)

삼성전자는 반도체업계에서 처음으로 9세대 V낸드를 양산한다고 23일 밝혔다. 하나의 셀에 3비트(bit) 데이터를 기록할 수 있는 TLC 제품이다. 업계 최소 크기 셀과 최소 몰드(Mold) 두께를 구현해 단위 면적당 저장되는 비트 수인 비트 밀도(Bit Density)를 이전 세대 대비 약 1.5배 증가시켰다.

삼성전자가 공식적으로 밝히지는 않았으나 단수는 290단 수준으로 알려졌다. 현재 삼성전자의 주력 제품인 8세대 V낸드는 236단 수준이다. 경쟁사인 SK하이닉스의 제품이 238단으로 최고층이었으나, 삼성전자가 이번에 역전했다. SK하이닉스는 이보다 높은 트리플 스택 321단 낸드를 공개한 적이 있으나, 아직 양산을 준비 중이다.

이번 신제품은 더미 채널 홀(Dummy Channel Hole) 제거 기술로 셀의 평면적을 줄였고, 셀 크기를 줄이면서 생기는 간섭 현상을 제어하기 위해 셀 간섭 회피 기술, 셀 수명 연장 기술을 적용했다. 제품 품질과 신뢰성을 높였다는 의미다.

생산성도 개선했다. 더블 스택 구조로 구현할 수 있는 최고 단수를 쌓은 이번 신제품에 채널 홀 에칭(Channel Hole Etching) 기술을 적용해, 한 번에 단수를 뚫는 공정 혁신을 이뤘다. 더블 스택은 낸드를 두 번에 걸친 채널 홀 에칭으로 나눠 뚫은 뒤 한 개의 칩으로 결합하는 제조 방식이다. 채널 홀 에칭은 몰드층을 순차적으로 적층한 다음 한 번에 전자가 이동하는 홀(채널 홀)을 만드는 기술이다.

한 번에 많이 뚫을수록 생산 효율이 증가하며 정교화·고도화가 요구된다. 낸드는 D램과 달리 경쟁업체가 5~6개로 많은 만큼 원가 경쟁이 더 치열한데, 삼성전자는 이번 신제품의 생산성을 높여 원가 경쟁력에서 앞설 수 있게 됐다.

삼성전자 9세대 V낸드 제품. (사진=삼성전자)

아울러 신제품은 저전력 설계 기술을 탑재해 이전 세대 제품보다 소비 전력을 약 10% 개선했다. 또 차세대 낸드플래시 인터페이스인 ‘Toggle 5.1’을 적용해 8세대 V낸드 대비 33% 향상된 최대 3.2Gbps의 데이터 입출력 속도를 구현한 점이 특징이다. 삼성전자는 이를 기반으로 PCIe 5.0 인터페이스를 지원하고 고성능 SSD 시장을 확대해 낸드 기술 리더십을 공고히 할 계획이다.

삼성전자는 특히 AI 서버향 낸드 수요를 적극 공략할 방침이다. 시장조사업체 옴디아에 따르면 낸드 매출은 지난해 387억달러에서 오는 2028년 1148억달러로 연 평균 24% 성장할 전망이다. AI 시대 도래로 고용량·고성능 낸드의 중요성이 커지면서다.

옴디아는 “AI 관련 훈련 및 추론에서 수요가 발생하고 있고 이를 위해서는 대규모언어모델(LLM) 및 추론 모델을 위한 데이터 저장에 더 큰 용량이 필요하다”고 분석했다.

이에 삼성전자는 올해 하반기 QLC(쿼드 레벨 셀) 9세대 V낸드까지 양산하며 고용량·고성능 낸드 개발에 속도를 낸다는 계획이다.

허성회 삼성전자 메모리사업부 플래시개발실장 부사장은 “낸드 세대가 진화할수록 고용량·고성능 을 찾는 고객 수요가 많아지고 있어 극한의 기술 혁신을 통해 생산성과 제품 경쟁력을 높였다”며 “9세대 V낸드를 통해 AI 시대에 대응하는 초고속·초고용량 SSD 시장을 선도할 것”이라고 말했다.