반도체산업 특히 D램 산업은 나노 단위로 치열한 경쟁을 벌인다. 초미세 공정이 심화될 수록 초고속·초절전에 가까워지고 생산성 역시 높아지기 때문이다. 10나노급 D램에선 하나의 웨이퍼에서 이전 제품(20나노 D램)보다 30% 이상 많은 1000개 이상의 칩이 생산된다.
결국 반도체 제조 공정의 관건은 ‘손톱만 한 칩에 나노 단위 회로를 설계하는’ 기술에 있다. 1나노는 10억 분의 1, 머리카락 굵기의 10만분의 1 수준 크기다.
삼성전자 뉴스룸은 세계 최초 10나노급 D램 양산을 가능케한 핵심 기술 세가지를 소개했다.
①사중 포토 노광 기술(Quadruple Patterning Technique, QPT)
10나노급 D램 공정엔 ‘포토(photo) 설비’가 사용된다. 사람 육안으로 보이지 않는, 얇고 강력한 레이저 빛으로 초미세 회로를 그리는 설비다. QPT는 단 한 번의 포토 공정으로 초미세 패턴을 네 배 많이 만들어낼 수 있는 기술. 주로 낸드플래시 양산에 적용돼왔는데 삼성전자는 미세공정의 한계를 극복하기 위해 업계 최초로 D램 공정에 구현했다.
②초균일 유전막 형성 기술
하나의 D램을 구성하는 수십 억 개 셀 중 하나라도 문제가 생기면 기기는 제대로 작동하지 않는다. 따라서 고성능·저전력 칩을 만들 땐 해당 셀이 오랫동안 완벽하게 작동할 수 있도록 안정성까지 고려해야 한다. 그 열쇠를 쥐고 있는 게 바로 초균일 유전막 형성 기술이다.
삼성전자는 독자적으로 개발한 물질을 데이터를 저장하는 캐패시터 내·외부에 코팅함으로써 유전막을 (나노의 1/10인) 옹스트롬 단위의 초박형 원자 물질로 균일하게 만드는 데 성공했다. 이로써 10나노급 D램은 종전 제품보다 한층 향상된 성능을 갖추면서도 안정적으로 작동할 수 있게 됐다.
③초고집적 설계 기술
반도체의 동작 속도는 소비 전력에 비례한다. 즉 속도가 빨라질수록 전력 소비는 늘어나는 구조다. 하지만 10나노급 D램은 전작에 비해 속도가 빨라진 대신 소비 전력은 오히려 줄었다.
10나노급 D램은 속도를 높여 데이터를 더 빨리 제어, 처리한 후 대기(idle) 상태로 전환되도록 설계됐다. 대기 상태에선 활동(active) 상태에 비해 훨씬 적은 전력을 소비한다. 10나노급 D램이 ‘데이터 처리 속도 개선’과 ‘소비 전력 절감’ 두 마리 토끼를 잡을 수 있는 비결이라는 설명이다.
실제로 PC나 서버 시스템 환경에서 10나노급 D램의 작동 속도(3.2Gbps)는 전작이었던 20나노 D램(2.4Gbps)에 비해 크게 향상됐다. 또한 작동 상태에 따라 소비 전력 역시 10~20% 절감됐다.
삼성전자 10나노급 D램은 이전 모델인 20나노 D램과 비교했을 때 생산성과 속도가 각각 30% 이상 향상됐고 소비 전력 절감 효과도 약 20%에 이른다. 삼성전자는 “PC와 서버는 물론, 모바일 기기에 이르기까지 전 부문에서 ‘프리미엄 D램’ 시장을 지속적으로 선도해나갈 것”이라고 강조했다.
▶ 관련기사 ◀
☞삼성전자-경기창조경제혁신센터, 섬유업체에 스마트공장 보급
☞코스피, 글로벌 경기 둔화 우려에 1960선 '털썩'
☞[투자의맥]달러 추가 하락 제한적…기간조정 양상 지속될 듯
