[배진솔의 전자사전] 삼성·TSMC, 5나노 반도체 경쟁…"5나노 공정이 뭐길래"

[이데일리 배진솔 기자] 삼성전자(005930)가 21일 경기도 평택에 5나노미터(nm·10억 분의 1m) 이하 제품을 주력으로 생산하는 파운드리(반도체 수탁생산) 생산라인을 구축한다고 밝혔습니다. 세계 최대 파운드리 업체인 대만 TSMC가 미국에 5나노 파운드리 공장을 짓겠다고 발표하고 삼성전자가 국내 생산라인 확대를 통해 추격을 서두르고 있다는 분석이 나옵니다. 파운드리 업계에서는 5나노 공정을 향후 대형 고객사 물량 수주 성패를 가를 주요 요인으로 보고 있습니다.

오늘 ‘배진솔의 전자사전’에서는 TSMC와 삼성전자가 앞다투고 있는 초미세 공정인 5나노 공정에 대해 알아보겠습니다.

삼성전자가 EUV(극자외선) 기반 최첨단 제품 수요 증가에 대응하기 위해 경기도 평택캠퍼스에 파운드리 생산 시설을 구축한다고 21일 밝혔다. (사진=연합뉴스)

◇인공지능 시대, “나노 기술 혁신 없이는 불가”

반도체는 오늘날 손바닥 크기의 모바일 기기는 물론, 몸에 착용하는 웨어러블 기기에도 탑재되는 주요 부품입니다. 이제 스마트 기기뿐만 아니라 인공지능, 5세대 이동통신(5G), 사물인터넷(IoT), 자율주행 자동차 등 첨단 산업에서도 저전력·고성능의 작은 반도체를 필요로 하고 있습니다.

이 때문에 반도체는 경박단소(가볍고, 얇고, 짧고, 작은)하면서도 한정된 공간 안에 얼마나 많은 소자를 구현할 수 있는지가 중요합니다. 수십억 개의 소자가 손톱만한 크기의 칩에 들어가 나노 단위의 크기로 선폭을 형성하는 초고집적 반도체가 중요해진 이유입니다.

초고집적 반도체를 만들기 위해서는 반도체 웨이퍼에 미세한 회로를 그려 넣는 3단계인 ‘포토 공정’ 작업이 중요합니다. 이 공정은 빛을 사용하여 회로 패턴이 담긴 마스크 상을 비춰 웨이퍼 위에 회로를 그리기 때문에 붙여진 이름입니다. 반도체는 집적기술인 만큼 집적도가 증가할수록 칩을 구성하는 단위 소자 역시 미세 패턴을 사용해 작게 만드는 것이 필수적 입니다.

이때 미세회로 패턴을 구현하는 것은 전적으로 포토 공정에 의해 결정되기 때문에 집적도가 높아질수록 포토 공정 기술 또한 세심하고 높은 수준의 기술을 필요로 하게 됩니다. 더 작은 나노 공정을 확보하는 것이 하나의 경쟁력이 되는 이유입니다.

◇EUV, 기존 불화아르곤의 14분의 1미만…더 세밀한 반도체 회로 구현 가능

삼성전자가 이번에 투자한 평택 파운드리 생산라인은 극자외선(EUV)을 이용해 더 작고 성능이 뛰어난 반도체를 생산할 수 있는 5나노 공정이 중심이 될 전망입니다.

EUV는 기존 불화아르곤을 대체할 수 있는 광원으로, 파장의 길이가 불화아르곤의 14분의 1 미만에 불과해 보다 세밀한 반도체 회로 패턴 구현에 적합합니다. 또 EUV를 사용하게 되면 웨이퍼에 회로를 그려 넣는 작업을 한층 간소화할 수 있습니다.

이는 반도체 칩 디자인 과정을 간단하게 할 수 있고, 회로를 그리는 마스크 숫자를 획기적으로 줄일 수 있습니다. 칩 크기가 작아질수록 동일 면적의 웨이퍼(반도체 원판) 안에서 더 많은 반도체를 생산할 수 있기 때문입니다. 한 자릿 수 나노 공정을 통해 생산성은 물론 성능과 전력효율까지 확보할 수 있는 것입니다. 이는 가격 경쟁력과도 직결됩니다.

전 세계에서 7나노 이하 초미세 공정 기술을 보유하고 있는 곳은 TSMC와 삼성전자가 유일합니다. 삼성전자는 5나노 공정에 대한 투자로 TSMC와 기술 경쟁을 벌이겠다는 전략입니다. 반도체 업계에서는 삼성전자가 5나노 공정을 통해 퀄컴 등 글로벌 팹리스(반도체 설계전문회사)들의 차세대 모바일 애플리케이션프로세스(AP)를 수주할 수 있을지 주목하고 있습니다.